HCMOS晶體振蕩器的倍頻器與乘法器
來源：http://m.tuanchewang.com 作者：康華爾電子 2020年06月12
HCMOS晶體振蕩器的倍頻器與乘法器
HCMOS邏輯集成電路產(chǎn)生的快速邊沿含有豐富的諧波,可以有選擇地進(jìn)行調(diào)諧,以制作簡單的倍頻器.可以通過多種方式選擇期望的諧波,但是應(yīng)該觀察到幾個點(diǎn).首先,調(diào)諧網(wǎng)絡(luò)不應(yīng)給集成電路的輸出端帶來過大的容性負(fù)載,建議包括一個串聯(lián)限流電阻.其次,應(yīng)該避免DC路徑接地,以節(jié)省電力.第三,網(wǎng)絡(luò)應(yīng)該提供良好的濾波,重點(diǎn)是抑制低頻.
圖1示出了采用兩個HCMOS反相器的簡單乘法器.第一個逆變器產(chǎn)生富含諧波的方波,該方波被施加到電阻分壓器.分壓器確保集成電路不會負(fù)載過重,并為后續(xù)的串聯(lián)調(diào)諧電路提供低阻抗,以保持石英晶體振蕩器的品質(zhì)因數(shù).在這種應(yīng)用中,調(diào)諧電路被調(diào)諧到30MHz(倍增系數(shù)為5).
圖1:具有方波輸出的6MHz至30MHz乘法器
通過儲能電感從旁通電容器向后一個柵極提供DC偏置,該旁路電容器充電至V/2.如果選擇電容器在倍頻下具有約1000歐姆的阻抗,則儲罐將具有足夠高的Q.交流門將在較高的頻率下工作良好,但可能需要較低的Q值才能使C的值更大.諧振電感的電抗會降低一些,因?yàn)樗仨氈C振IC輸入的電容(交流電通常約為4pf).這些簡化的方程式包括以下關(guān)于1000ohm電抗的假設(shè):
L=160/(f+25x10-9f2)
C=160x10-6/f,其中f是諧波頻率.(增加C并減少L來降低Q.)
乘法器的輸入和輸出電路將根據(jù)應(yīng)用而變化.如果輸入是大于約1伏p-p的正弦波,則輸入可以簡單地與電阻分壓器電容耦合以偏置柵極.略微偏置偏置電壓,以便在不存在輸入信號的情況下,柵極為高電平或低電平,除非始終存在該信號.可以通過使用調(diào)諧阻抗匹配網(wǎng)絡(luò)將輸出轉(zhuǎn)換為正弦波.類似于圖2中所示的諧波選擇網(wǎng)絡(luò)的另一個網(wǎng)絡(luò).對于OSC晶振輸出,1是一個不錯的選擇,因?yàn)樗鼮檩敵鲩T提供了電阻性負(fù)載,抑制了低頻,并在串聯(lián)諧振電路的中心產(chǎn)生了一個大正弦波.通過將一個非常小的電容器(大約1pf)連接到4.7uh扼流圈的頂部,可以實(shí)現(xiàn)低阻抗輸出(50ohms等),如圖2所示.
圖2:具有正弦波輸出的6MHz至30MHz乘法器.
注意,除非需要兩級乘法,否則輸出網(wǎng)絡(luò)將被調(diào)諧到與乘法器網(wǎng)絡(luò)相同的頻率.如果低電平正弦波足夠,則第二個門可能會被忽略.圖3示出了觸發(fā)器如何可以用于同時除法和乘法以獲得分?jǐn)?shù)乘法因子.
圖3:6MHz~7.5MHz乘法器
該合成器使用單個7474觸發(fā)器將6MHz輸入轉(zhuǎn)換為7.5MHz(倍數(shù)為1.25).來自石英振蕩器的6MHz方波被觸發(fā)器之一分頻,并施加到類似于圖2的網(wǎng)絡(luò)上.1.將3MHz(15MHz)的五次諧波除以第二觸發(fā)器產(chǎn)生7.5MHz.
圖4示出了使用兩個nand門的門控輸出乘法器.與以前一樣選擇網(wǎng)絡(luò)值.當(dāng)需要在輸出頻率上具有高開關(guān)比時,門控乘法器很有用,因?yàn)橥Ｖ钩朔ㄟ^程實(shí)際上會消除頻率.為了獲得最佳性能,請選擇同相門,因?yàn)楫?dāng)倍頻器關(guān)閉時,輸出將通過非常低的阻抗接地,從而減少了來自其他級的諧波通過電源總線進(jìn)入輸出回路的機(jī)會.
圖4:門控乘法器表現(xiàn)出良好的開關(guān)比.
這里有一些其他的實(shí)驗(yàn)思路:
通過增加與CMOS輸出串聯(lián)的調(diào)諧電路,利用CMOS的低輸出阻抗,可以使進(jìn)入濾波器的饋電點(diǎn)阻抗低得多,從而產(chǎn)生更多的輸出.(串聯(lián)諧振電路可防止CMOS在基頻上承受太大的負(fù)載.)
幾個門可以并聯(lián)以增加輸出.在連接每個輸出之前,請將每個輸出串聯(lián)一個小電阻.HCMOS將在低至兩伏的電源電壓下運(yùn)行,盡管信號會更小且設(shè)備速度稍慢,但省電效果將非常明顯.兩個門乘法器的輸出可將兩個輸入饋入異或,或生成和頻或差頻以進(jìn)行更復(fù)雜的合成.四位異或?qū)⑼瓿烧麄€工作,而留下一個門來放大輸出.
HCMOS晶體振蕩器的倍頻器與乘法器
HCMOS邏輯集成電路產(chǎn)生的快速邊沿含有豐富的諧波,可以有選擇地進(jìn)行調(diào)諧,以制作簡單的倍頻器.可以通過多種方式選擇期望的諧波,但是應(yīng)該觀察到幾個點(diǎn).首先,調(diào)諧網(wǎng)絡(luò)不應(yīng)給集成電路的輸出端帶來過大的容性負(fù)載,建議包括一個串聯(lián)限流電阻.其次,應(yīng)該避免DC路徑接地,以節(jié)省電力.第三,網(wǎng)絡(luò)應(yīng)該提供良好的濾波,重點(diǎn)是抑制低頻.
圖1示出了采用兩個HCMOS反相器的簡單乘法器.第一個逆變器產(chǎn)生富含諧波的方波,該方波被施加到電阻分壓器.分壓器確保集成電路不會負(fù)載過重,并為后續(xù)的串聯(lián)調(diào)諧電路提供低阻抗,以保持石英晶體振蕩器的品質(zhì)因數(shù).在這種應(yīng)用中,調(diào)諧電路被調(diào)諧到30MHz(倍增系數(shù)為5).
圖1:具有方波輸出的6MHz至30MHz乘法器
L=160/(f+25x10-9f2)
C=160x10-6/f,其中f是諧波頻率.(增加C并減少L來降低Q.)
乘法器的輸入和輸出電路將根據(jù)應(yīng)用而變化.如果輸入是大于約1伏p-p的正弦波,則輸入可以簡單地與電阻分壓器電容耦合以偏置柵極.略微偏置偏置電壓,以便在不存在輸入信號的情況下,柵極為高電平或低電平,除非始終存在該信號.可以通過使用調(diào)諧阻抗匹配網(wǎng)絡(luò)將輸出轉(zhuǎn)換為正弦波.類似于圖2中所示的諧波選擇網(wǎng)絡(luò)的另一個網(wǎng)絡(luò).對于OSC晶振輸出,1是一個不錯的選擇,因?yàn)樗鼮檩敵鲩T提供了電阻性負(fù)載,抑制了低頻,并在串聯(lián)諧振電路的中心產(chǎn)生了一個大正弦波.通過將一個非常小的電容器(大約1pf)連接到4.7uh扼流圈的頂部,可以實(shí)現(xiàn)低阻抗輸出(50ohms等),如圖2所示.
圖2:具有正弦波輸出的6MHz至30MHz乘法器.
圖3:6MHz~7.5MHz乘法器
圖4示出了使用兩個nand門的門控輸出乘法器.與以前一樣選擇網(wǎng)絡(luò)值.當(dāng)需要在輸出頻率上具有高開關(guān)比時,門控乘法器很有用,因?yàn)橥Ｖ钩朔ㄟ^程實(shí)際上會消除頻率.為了獲得最佳性能,請選擇同相門,因?yàn)楫?dāng)倍頻器關(guān)閉時,輸出將通過非常低的阻抗接地,從而減少了來自其他級的諧波通過電源總線進(jìn)入輸出回路的機(jī)會.
圖4:門控乘法器表現(xiàn)出良好的開關(guān)比.
通過增加與CMOS輸出串聯(lián)的調(diào)諧電路,利用CMOS的低輸出阻抗,可以使進(jìn)入濾波器的饋電點(diǎn)阻抗低得多,從而產(chǎn)生更多的輸出.(串聯(lián)諧振電路可防止CMOS在基頻上承受太大的負(fù)載.)
幾個門可以并聯(lián)以增加輸出.在連接每個輸出之前,請將每個輸出串聯(lián)一個小電阻.HCMOS將在低至兩伏的電源電壓下運(yùn)行,盡管信號會更小且設(shè)備速度稍慢,但省電效果將非常明顯.兩個門乘法器的輸出可將兩個輸入饋入異或,或生成和頻或差頻以進(jìn)行更復(fù)雜的合成.四位異或?qū)⑼瓿烧麄€工作,而留下一個門來放大輸出.
HCMOS晶體振蕩器的倍頻器與乘法器
正在載入評論數(shù)據(jù)...
相關(guān)資訊
- [2024-02-18]CTS汽車級CA系列時鐘振蕩器
- [2024-01-20]TXC晶技5G通信專用小型7050mm恒...
- [2024-01-20]TXC恒溫晶體振蕩器新產(chǎn)品方案發(fā)...
- [2023-12-28]關(guān)于GEYER格耶品牌產(chǎn)品設(shè)計(jì)與支...
- [2023-12-28]GEYER格耶電子晶振公司的制品詳...
- [2023-11-06]Wi2Wi品牌發(fā)布其新的SN系列晶體...
- [2023-10-13]美國GED高質(zhì)量時鐘晶體振蕩器
- [2023-09-25]H.ELE從原始石英晶體到精密晶體...
業(yè)務(wù)經(jīng)理
